REGISTER BUFFER TERKENDALI
Pinsip Kerja :
Dalam gambar diatas ditunjukkan sebuah register buffer terkendali dengan sinyal kendali CLEAR aktif tinggi. Apabila CLEAR dalam keadaan tinggi (di beri sinyal 1), maka semua flip-flop mengalami reset dan data yang tersimpan menjadi Q=0000
semua isi register akan trhapus. ketika CLEAR kembal ke keadaan rendah, register telah siap beroperasi. Sinyal kendali LOAD merupakan masukan kendali yang menentukan operasi ragkaian.
Sinyal Kendali LOAD = 0 (Keadaan Rendah) = Menyimpan / Menahan Data
Apabila LOAD dalam keadaan Rendah (diberi sinyal 0) bit-bit X tidak dapat masuk menuju flip-flop. Artinya register mengisolasi semua data masukannya, tetapi menahan data yang ada di dalamnya.
dengan kata lain isi register tidak akan berubah selama sinyal LOAD dalam keadaan rendah.
Sinyal Kendali LOAD = 1 (Keadaan Tinggi) = Melewatkan Data
Apabila LOAD Tinggi, isi kelopok bit-bit X disalurkan ke masukan - masukan data. Sesudah melalui waktu persiapan yang singkat, Flip-flop akan siap diisi. selanjutnya dengan tibanya tepi positif sinyal pendetak, bit-bit X di masukkan dan data yang tersimpan menjadi Q3Q2Q1Q0 = X3X2X1X0 Pada saat sinyal kendali LOAD dalam keadaan tinggi, register akan menerima data masukan melalui masukan X0 sampai X3, kemudian akan dikeluarkan melalui Q0 sampai Q3. Apapun data yang mengalir melalui masukan X register akan melewatkannya.
REGISTER GESER TERKENDALI
Sebuah register geser terkendali ( Controlled shift register ) mempunyai masukan - masukan kendali yang mengatur operasi rangkaian pada pulsa pendetak yang berikutnya.
Jika SHL rendah maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan datanya. Karena itu data tetap tersimpan pada setiap flip-flop pada waktu pulsa pulsa detak tiba.
Jika SHL tinggi, Din akan masuk kedalam flip-flop paling kanan, Q0 masuk kedalam flip-flop kedua, Q1 masuk kedalam flip-flop ketiga, dan seterusnya. Dengan demikian rangkaian bertindak sebagai register geser kiri.
